Для виробництва н/п інтегральних мікросхем, застосовується фотолітографія і літографічне обладнання. Саме роздільна здатність (у мкм і нм) цього обладнання (т. зв. проектні норми) і визначає назву застосовуваного певного технологічного процесу.
Удосконалення технології та відповідне зменшення розмірів напівпровідникових структур, сприяють поліпшенню характеристик (розміри, енергоспоживання, вартість) напівпровідникових приладів (мікросхем, процесорів, мікроконтролерів тощо). Особливу значущість це має для процесорних ядер, стосовно споживання електроенергії та підвищення продуктивності, тож нижче у дописі вказано процесори (ядра) масового виробництва на певному техпроцесі.
Майже завжди використовується кремній, але для особливих застосувань, послуговуються різноманітними складаними напівпровідниками.
Процес виготовлення відбувається на вузькоспеціалізованих заводах з виробництва напівпровідників, які також називають «ливарнями» або «фабриками»[1], з осердям, котре є «чистою кімнатою». Для більш просунутих, досконалих напівпровідникових пристроїв, як-от сучасні вузли розміром 14/10/7 нанометрів, виготовлення може тривати до 15 тижнів, водночас термін 11-13 тижнів, є середнім показником по галузі[2]. Виробництво на передових виробничих потужностях цілком автоматизоване та здійснюється в непроникно закритому азотному середовищі заради підвищення виходу (відсоток мікрочипів, які правильно працюють у пластині), з роботизованими системами пересування матеріалів, котрі піклуються про доправлення пластин від машини до машини.
Технології виробництва напівпровідникової продукції з субмікронними розмірами елементів засновані на надзвичайно розлогому переліку складних фізико-хімічних процесів: отримання тонких плівок термічним і іонно-плазмовим розпиленням у вакуумі, механічна обробка пластин проводиться за 14-м класом чистоти з відхиленням від площинності не більше 1 мкм, широко застосовується ультразвук і лазерне випромінювання, використовуються відпал у кисні та водні, робочі температури для плавлення металів сягають понад 1500 °C, водночас дифузійні печі підтримують температуру з точністю 0,5 °C, широко застосовуються небезпечні хімічні елементи та сполуки (наприклад, білий фосфор).
Усе це обумовлює особливі вимоги до виробничої гігієни, так звану «електронну охайність», адже у робочій зоні обробки напівпровідникових пластин або на операціях складання кристала, не повинно бути більше п'яти порошинок розміром 0,5 мкм у 1 літрі повітря. Тож в чистих кімнатах на фабриках з виготовлення подібних виробів усі працівники зобов'язані носити особливі, виготовлені з металізованої тканини комбінезони, халати, фартухи, куртки з капюшонами і прилаштованими до них захисними окулярами[3]. У рекламних матеріалах компанії Intel, спецодяг працівників отримав назву bunny suit («костюм кролика»)[4][5].
Пластина монокристалічного кремнію з готовими мікросхемами
Технологічний процес виробництва напівпровідникових приладів та інтегральних мікросхем (мікропроцесорів, модулів пам'яті та ін.) охоплює нижченаведені операції.
Механічну обробку напівпровідникових пластин — отримують пластини напівпровідника із суворо заданою геометрією, потрібної кристалографічної орієнтації (не гірше ± 5 %) і класом чистоти поверхні. Ці пластини надалі слугують заготовками у виробництві приладів або підкладками для нанесення епітаксійного шару.
Хімічну обробку (попередню всім термічним операціями) — видалення механічно порушеного шару напівпровідника і очищення поверхні пластини. Основні способи хімічної обробки: рідинне і газове травлення, плазмохімічні методи. Для отримання на пластині рельєфу (профілізація поверхні) у вигляді виступів і западин певної геометрії, для витравлювання вікон у маскувальних покриттях, для прояву прихованого зображення в шарі експонованого фоторезисту, для видалення його заполімеризованих залишків, для отримання контактних майданчиків і розведення в шарі металізації, застосовують хімічну (електрохімічну) обробку.
Епітаксіальне нарощування шару напівпровідника — осадження атомів напівпровідника на підкладку, внаслідок чого на ній утворюється шар, кристалічна структура якого подібна структурі підкладки. Водночас підкладка часто виконує лише завдання механічного носія.
Отримання маскувального покриття — для захисту шару напівпровідника від проникнення домішок на наступних операціях легування. Найчастіше проводиться шляхом окиснення епітаксійного шару кремнію в середовищі кисню за високої температури.
Введення електрично активних домішок у пластину для утворення окремих p- та n-областей — потрібно для створення електричних переходів, ізолювальних дільниць. Проводиться методом дифузії з твердих, рідких або газоподібних джерел; основними дифузантами у кремній є фосфор і бор.
Термічна дифузія — спрямоване переміщення частинок речовини в бік убування їх концентрації: визначається градієнтом концентрації. Часто застосовується для отримання введення легувальних домішок у напівпровідникові пластини (або вирощені на них епітаксіальні шари) для отримання протилежної, порівняно з вихідним матеріалом, типу провідності, або елементів із більш низьким електричним опором.
Іонне легування (застосовується для виготовлення напівпровідникових приладів із великою щільністю переходів, сонячних батарей і ПВЧ-структур) визначається початковою кінетичною енергією іонів у напівпровіднику і виконується в два етапи:
в напівпровідникову пластину на вакуумній установці вводять іони,
робиться відпал за високої температури
У підсумку відновлюється порушена структура напівпровідника й іони домішки посідають вузли кристалічної решітки.
Отримання омічних контактів і створення пасивних елементів на пластині — за допомогою обробки фотолітографії в шарі оксиду, що покриває ділянки сформованих структур, над попередньо створеними дуже легованими областями n+- або p+-типу, які забезпечують низький перехідний опір контакту, розкривають вікна. Потім, шляхом вакуумного напилення, всю поверхню пластини покривають шаром металу (металізують), надлишок металу видаляють, залишивши його тільки на місцях контактних майданчиків і розводки. Отримані у такий спосіб контакти, для поліпшення адгезії матеріалу контакту до поверхні і зменшення перехідного опору, термічно обробляють (операція відпалу). У разі напилення на матеріал оксиду спеціальних сплавів, отримують пасивні тонкоплівкові елементи — резистори, конденсатори, індуктивності.
Додавання додаткових шарів металу (у сучасних процесах — близько 10 шарів), між шарами розташовують діелектрик (англ.inter-metal dielectric, IMD) із наскрізними отворами.
Пасивація поверхні пластини. Перед контролем кристалів треба очистити їх зовнішню поверхню від різних забруднень. Більш зручною (у технологічному плані) є очищення пластин безпосередньо після скрайбування або різання диском, поки вони ще не розділені на кристали. Це доцільно й через те, що крихти напівпровідникового матеріалу, утворені під час скрайбування або надрізання пластин, потенційно є причиною появи браку коли їх розмелюють на кристали з утворенням подряпин при металізації. Найчастіше пластини очищають у деіонізованій воді на установках гідромеханічного (щіткового) відмивання, а потім сушать на центрифузі, у термошафі за температури не більше 60 °C або інфрачервоним нагрівом. На очищеній пластині визначаються дефекти, що вносяться операцією скрайбування і подрібнення пластин на кристали, а також під час раніше проведених операцій — фотолітографії, окисленні, напилюванні, вимірі (відколи й мікротріщини на робочій поверхні, подряпини та інші ушкодження металізації, залишки оксиду на контактних майданчиках, різні залишкові забруднення у вигляді фоторезиста, лаку, маркувальної фарби тощо).
Тестування нерозрізаної пластини. Зазвичай це випробування зондовими головками на установках автоматичного розбракування пластин. У мить торкання зондами розбраковуваних структур вимірюються електричні показники. Під час цього, маркуються браковані кристали які потім відкидаються. Лінійні розміри кристалів зазвичай не відстежують, оскільки їх висока точність забезпечується механічною та електрохімічною обробкою поверхні (товщина) і наступним скрайбуванням (довжина і ширина).
Поділ пластин на кристали — механічно поділяє (розрізанням) пластину на окремі кристали.
Збірка кристала і наступні операції монтажу кристала в корпус і герметизація — приєднання до кристалу виводів і подальше пакування в корпус, з подальшою його герметизацією.
Електричні вимірювання та випробування — проводяться заради відбракування виробів, що мають невідповідні технічній документації параметри. Іноді навмисно випускаються мікросхеми з «відкритою» верхньою межею параметрів, що допускають згодом роботу в позаштатних для решти мікросхем режимах підвищеного навантаження (див., наприклад, Розгін комп'ютерів).
Для виконання вимог електронної виробничої гігієни будують особливо чисті приміщення, у яких люди можуть перебувати тільки в спеціальному одязіТестова структура — гетероструктура, утворена на напівпровідниковій пластині, що використовується під час тестового контролю мікросхем на виробництві. Завершальний технологічний цикл виготовлення пристрою — вельми важливе і складне завдання (так, для перевірки всіх комбінацій схеми, що складається з 20 елементів із 75 (сукупно) входами, при використанні пристрою, що працює за принципом функціонального контролю зі швидкістю 104 перевірок у секунду, буде потрібно 1019 років).
Маркування, нанесення захисного покриття, пакування — завершальні операції перед відвантаженням готового виробу кінцевому споживачеві.
10 мкм = 10 000 нм — технологічний процес стосується рівня напівпровідникових технологій, який був досягнутий приблизно в 1971—1972 роках, провідними напівпровідниковими компаніями[6], як-от Intel.
3 мкм = 3000 нм — техпроцес, котрий відповідає рівню технології, досягнутому 1979 року в Intel. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 3 мкм.
Intel 8085 — 1977 рік, було виготовлено з використанням 3,2 мкм техпроцесу.
1,5 мкм = 1500 нм — техпроцес, що відповідає рівню технології, досягнутому Intel 1982 року. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 1,5 мкм.
1 мкм = 1000 нм — техпроцес сягає рівня напівпровідникової технології, який був досягнутий приблизно 1985 року провідними напівпровідниковими компаніями, як-от Intel і IBM.
350 нм — техпроцес, що відповідає рівню технології, досягнутому 1997 року провідними компаніями-виробниками мікросхем, як-от Intel, IBM, і TSMC. Стосується лінійної роздільної здатності літографічного обладнання, приблизно рівної 0,35 мкм.
250 нм — техпроцес, що відповідає рівню технології, досягнутому 1998 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 0,25 мкм.
Шарів металу до 6; мінімальна кількість масок — 22.
180 нм — техпроцес, що відповідає рівню технології, досягнутому 1999 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 0,180 мкм.
Шарів металу до 6—7; мінімальна кількість масок — 22—24.
130 нм — техпроцес, що відповідає рівню технології, досягнутому в 2000—2001 роках провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 130 нм.
90 нм — техпроцес, що відповідає рівню напівпровідникової технології, якого було досягнуто до 2002—2003 років. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 90 нм.
Технологічний процес із проєктною нормою 90 нм часто використовується з технологіями напруженого кремнію, мідних з'єднань[en] із меншим опором, ніж у раніше застосовуваного алюмінію, а також новим діелектричним матеріалом із низькою діелектричною проникністю[en].
65 нм — техпроцес, що відповідає рівню технології, досягнутому до 2004 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 65—70 нм.
50 нм — техпроцес, котрий відповідає рівню технології, досягнутому до 2005 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 50 нм.
45 нм — техпроцес, що відповідає рівню технології, досягнутому до 2006—2007 років провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 45 нм. Для мікроелектронної промисловості став революційним, оскільки це був перший техпроцес, що використовує технологію high-k/metal gate[9][10] (HfSiON/TaN в технології компанії Intel), для заміни фізично себе вичерпаних SiO2/poly-Si.
32 нм — техпроцес, що відповідає рівню технології, досягнутому до 2009—2010 року провідними компаніями-виробниками мікросхем. Відповідає роздільній здатності літографічного обладнання, приблизно рівній 32 нм. Восени 2009 компанія Intel перебувала на етапі переходу до цього нового техпроцесу[11][12][13][14][15]. З початку 2011 року почали вироблятися процесори за даним техпроцесом.
У третьому кварталі 2010 року на нових потужностях розташованої на Тайвані фабрики Fab 12 компанії TSMC повинен початися серійний випуск продукції за 28-нанометровою технологією[16].
22 нм — техпроцес, що відповідає рівню технології, досягнутому до 2009—2012 роках провідними компаніями — виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 22 нм. 22-нм елементи утворюються під час літографії, шляхом експонування маски світлом довжиною хвилі 193 нм[22][23].
2008 року, на щорічній виставці високих технологій International Electron Devices Meeting у Сан-Франциско технологічний альянс компаній IBM, AMD і Toshiba продемонстрував комірку пам'яті SRAM, виконану за 22-нм техпроцесом із транзисторів типу FinFET, які, своєю чергою, виконуються за прогресивною технологією high-k/metal gate (затвори транзистора виготовляються не з кремнію, а з гафнію), площею всього 0,128 мкм² (0,58 × 0,22 мкм)[24]. Також про розробку комірки пам'яті типу SRAM площею 0,1 мкм² створену по техпроцесу 22 нм оголосили IBM і AMD[25]. Перші працездатні тестові зразки регулярних структур (SRAM) представлені публіці компанією Intel 2009 року[26]. 22-нм тестові мікросхеми являють собою пам'ять SRAM і логічні модулі. SRAM-осередки розміром 0,108 і 0,092 мкм² працюють у складі масивів за 364 млн біт. Осередок площею 0,108 мкм² оптимізований для роботи в низьковольтному середовищі, а осередок площею 0,092 мкм² є найменшим із відомих сьогодні осередків SRAM.
Виробляються процесори за такою технологією з початку 2012 року.
Станом на вересень 2014 року, тайванська компанія TSMC продовжувала розробки 16 нм техпроцесу на транзисторах із вертикально розташованим затвором (fin field effect transistor, FinFET) і планувала почати 16 нм виробництво в 1 кварталі 2015 року[27].
В іншому мовному розділі є повніша стаття Multigate_device(англ.). Ви можете допомогти, розширивши поточну статтю за допомогою перекладу з англійської.
Перекладач повинен розуміти, що відповідальність за кінцевий вміст статті у Вікіпедії несе саме автор редагувань. Онлайн-переклад надається лише як корисний інструмент перегляду вмісту зрозумілою мовою. Не використовуйте невичитаний і невідкоригований машинний переклад у статтях української Вікіпедії!
Машинний переклад Google є корисною відправною точкою для перекладу, але перекладачам необхідно виправляти помилки та підтверджувати точність перекладу, а не просто скопіювати машинний переклад до української Вікіпедії.
Не перекладайте текст, який видається недостовірним або неякісним. Якщо можливо, перевірте текст за посиланнями, поданими в іншомовній статті.
Будівництво заводу під назвою Fab42 в американському штаті Аризона почалося в середині 2011 року, а в експлуатацію, передбачалося, він буде зданий 2013 року. За заявою Intel, він стане найсучаснішим заводом із масового випуску комп'ютерних процесорів — Intel буде випускати тут продукцію по 14-нанометровій технології на основі 300-міліметрових кремнієвих пластин. Завод також стане першим масовим виробництвом, сумісним із 450-мм пластинами[28][29]. У будівництво планується вкласти понад 5 млрд $. На мить запуску Fab 42 стане, як очікується, одним із найбільш передових у світі заводів із випуску напівпровідникової продукції у великих обсягах.
У січні 2014 року Intel оголосила про затримку відкриття заводу Fab 42[30]. Відкриття заводу було перенесено на IV кварталі 2014 року, а масове виробництво на I квартал 2015 року[31].
Станом на травень 2014 компанія Samsung продовжувала розробки техпроцесів 14 нм LPE/LPP[32]. 2015 року Samsung випускатиме процесори для Apple за нормами 14 нм[33].
Тайванський напівпровідниковий виробник United Microelectronics (UMC) повідомив, що приєднається до технологічного альянсу IBM для участі в розробці 10-нм CMOS-техпроцесу[34].
2011 року поширювалася інформація про плани Intel щодо випуску серверних рішень і розвитку техпроцесу 10 нм до 2018 року[35].
Пробний випуск продукції компанії Taiwan Semiconductor Manufacturing Company (TSMC) за нормами 10 нм було намічено на 2015 рік, а серійний — на 2016 рік[36].
У телефоні Samsung Galaxy S8 2017 року використовується 10-нанометровий техпроцес.
16 квітня 2019 р. компанія TSMC сповістила про освоєння технологічного процесу 6-нм у ризиковому виробництві, що дозволяло збільшити щільність елементів мікросхем на 18 %. Цей техпроцес є більш дешевою противагою техпроцесу 5 нм, він дозволяє легко масштабувати топології, розроблені для 7 нм[38].
У 1-й половині 2019 року, компанія TSMC розпочала ризикове виробництво чипів за 5-нм техпроцесом.[39] Перехід на цю технологію дозволяє збільшити щільність електронних компонентів на 80 % і підвищити швидкодію на 15 %[40].
Технологічний процес 5-нм кінцеві користувачі отримали 2020 року, зокрема на його основі виготовлено процесор Apple A14 Bionic. На думку деяких експертів, 5 нм буде кінцем закону Мура[41].
У травні 2021 року IBM оголосила, що виготовила транзистор 2 нм з використанням трьох нанопластів шару кремнію з довжиною ключів (gate) 12 нм. [42][43][44]
У липні 2021 року Intel оприлюднила дорожню мапу технологічних процесів з 2021 року. Компанія підтвердила свій 2-нм технологічний процес під назвою Intel 20A, [46]з буквою «A» щодо ангстрема, одиниці, еквівалентної 0,1 нанометра.[47] Водночас вони представили нову схему іменування вузлів процесу, яка узгоджувала назви їхніх виробів з аналогічними позначеннями їхніх основних конкурентів. [48] Очікується, що процесор Intel 20A стане першим, хто перейшов від FinFET до транзисторів Gate All-Round (GAAFET ); Версія Intel називається «RibbonFET». [48] Їхня дорожня мапа на 2021 рік передбачала введення вузла Intel 20A у 2024 році[48]
У 2008 році британські дослідники створили транзистори товщиною в один атом і десять атомів шириною. Вони були вирізані з графену, потенційної альтернативи кремнію як основи комп’ютерів майбутнього. Графен — це матеріал, виготовлений із плоских листів вуглецю у стільниковому порядку, і є лідуючим претендентом. Команда з Університету Манчестера, використала його, щоб створити одні з найменших транзисторів на той час: пристрої лише 1 нм у поперечнику, які містять лише кілька вугільних кілець.[49]
У 2012 році було виготовлено одноатомний транзистор з використанням атома фосфору, звʼязаного з кремнієвим листом (між двома значно більшими електродами).[50] Цей транзистор можна назвати транзистором 180 пікометрів, радіусом Ван-дер-Ваальса атома фосфору; хоча його ковалентний радіус, у звʼязці з кремнієм, ймовірно, менший. Створення транзисторів меншого розміру вимагатиме або використання елементів з меншими атомними радіусами, або використання субатомних частинок, таких як електрони чи протони, як функціональних транзисторів.
У 2016 році дослідники з лабораторії Берклі створили транзистор із робочим 1-нанометровим затвором.[51]
У липні 2021 року Intel запланувала виробництво 18A (еквівалентно 1,8 нм) на 2025 рік. Дорожня карта Intel від лютого 2022 року показала, що 18A забезпечить 10% підвищення продуктивності на ват у порівнянні з Intel 20A та буде готовий до виробництва у 2 півріччі 2024 року.[52]
У грудні 2021 року була продемонстрована конструкція CMOS логічного транзистора Вертикального Транспортування FET (VTFET) із вертикальним нанолистом із кроком затвора менше 45 нм.[53]
У травні 2022 Imec представила дорожню карту процесу, яка подовжує поточну піврічну частоту впровадження вузлів і правило іменування вузлів квадратного-кореня-з-двох до 2036 року. Дорожня карта закінчується вузлом процесу A2 (для 2 ангстрем), названим за аналогією з TSMC схемою іменування, яка буде запроваджена до того часу.[54]
Крім розмірного масштабування транзисторних структур і з'єднань, Imec прогнозує такі інновації:
впровадження нової транзисторної архітектура (forksheetFET, CFET, CFET з атомним каналом (2D матеріал));
розгортання інструментів EUV з високою числовою апертурою (0,55) з першим інструментом вартістю 400 мільйонів доларів США, який буде завершено в ASML у 2023 році, а перший виробничий інструмент буде відправлено Intel у 2025 році;
подальше зменшення розмірів стандартної комірки (з часом до «менше 4» доріжок);
розподіл електроенергії на задній стороні, заглиблені рейки живлення;
нові матеріали (рутеній для металізації (інтерконнекти), графен, моношар WS2 для атомного каналу);
нові технології виготовлення (субтрактивна металізація, пряме травлення металу);
повітряні проміжки для подальшого зниження відносної діелектричної проникності інтерметалічного діелектрика і, отже, ємності інтер-коннектів;
↑Городилин Ст. М., Городилин Ст. Ст.. § 21. Випромінювання, їх дії на навколишнє середовище та заходи боротьби за екологію. // Регулювання радіоапаратури. — Видання четверте, виправлене і доповнене. — М. : Вища школа, 1992. — С. 79. — ISBN 5-06-000881-9.
↑Архівована копія(PDF). Архів оригіналу(PDF) за 14 лютого 2012. Процитовано 10 січня 2015.{{cite web}}: Обслуговування CS1: Сторінки з текстом «archived copy» як значення параметру title (посилання)
↑Архівована копія. Архів оригіналу за 27 квітня 2015. Процитовано 10 січня 2015.{{cite web}}: Обслуговування CS1: Сторінки з текстом «archived copy» як значення параметру title (посилання)
↑Fuechsle, M.; Miwa, J. A.; Mahapatra, S.; Ryu, H.; Lee, S.; Warschkow, O.; Hollenberg, L. C. L.; Klimeck, G.; Simmons, M. Y. (2012). A single-atom transistor. Nature Nanotechnology. 7 (4): 242. doi:10.1038/nnano.2012.21.
