Процесор цифрових сигналів: відмінності між версіями
[неперевірена версія] | [перевірена версія] |
Вилучено вміст Додано вміст
Shynkar (обговорення | внесок) Немає опису редагування |
версія 06:27, 16 травня 2008 - появився запис щодо цього у статті рувікі з якої маємо переклад тут, доповнення |
||
Рядок 71:
* Розрядність арифметичного блоку: 40 біт;
* Регістри для операцій з підвищеною точністю;
*
* Розрядність шин: 32 біт для команд і 24 біт для адреси;
Рядок 77:
Четверте покоління процесорів [[Цифрова обробка сигналів|ЦОС]] характеризується значним розширенням комплекту команд, створенням VLIW і суперскалярних процесорів. Помітно виросли тактові частоти. Так, наприклад, час виконання команди MAC ({{nobr|<nowiki>Y := X + A × B</nowiki>}}) вдалось скоротити до 3 нс.
* Тактова частота — 1 ГГц і вище;
|