Процесор цифрових сигналів: відмінності між версіями
| [неперевірена версія] | [неперевірена версія] |
Вилучено вміст Додано вміст
м робот косметичні зміни |
Shynkar (обговорення | внесок) Немає опису редагування |
||
Рядок 5:
* «Безплатні» за часом цикли із заздалегідь відомою довжиною.
* Більшість сигнальних процесорів мають вбудовану [[оперативна пам'ять|оперативну пам'ять]], з якої може здійснюватися вибірка декількох машинних слів одночасно.
* Детермінована робота з
* Досить велика довжина конвеєра, так що незаплановані умовні переходи можуть займати відносно багато часу.
* Екзотичний набір [[Регістр процесора|регістрів]] і інструкцій, часто складний для компіляторів. Деякі архітектури використовують [[VLIW]].
| |||