[неперевірена версія][неперевірена версія]
Вилучено вміст Додано вміст
Shynkar (обговорення | внесок)
Рядок 188:
 
[[Файл:T-Type Flip-flop.svg|справа|міні|100px|Умовне графічне позначення (УДО) синхронного T-тригера з динамічним входом синхронізації С на схемах.]]
Синхронний '''Т-тригер'''<ref>http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Т-триггер</ref>, при одиниці на вході '''Т''', по кожному такту на вході ЗC змінює своєсвій логічнелогічний стан на протилежний, і не змінює вихіднувихідний стан при нулі на вході '''T'''.
Т-тригер можна побудувати на JK-тригері, на двухступенчатомдвоступінчатому (Master-Slave, MS) D-тригері і на двох одноступінчатих D-тригерах та інверторі.
 
Як можна бачити в таблиці істинності JK-тригера, він переходить в інверснеінверсний стан щоразу при одночасній подачі на входи '''J''' і '''K''' логічної 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднуючи входи '''J''' і '''ДоK'''.
 
У двухступенчатомдвоступінчатому (Master-Slave, MS) D-тригері інверсний вихід {{overline|Q}} з'єднується з входом D, а на вхід '''ЗC''' подаються лічильні імпульси. Внаслідок цього тригер при кожному рахунковому імпульсі запам'ятовує значення {{overline|Q}}, тобто буде перемикатися в протилежний стан.
 
Т-тригер часто застосовують для пониження частоти в 2 рази, при цьому на '''Т''' вхід подають одиницю, а на '''С'''— сигнал з частотою, яка буде поділена на 2.
 
=== JK-тригер ===