Секційний процесор: відмінності між версіями
| [неперевірена версія] | [неперевірена версія] |
Вилучено вміст Додано вміст
Yuriz (обговорення | внесок) уточнено назву документа і publisher |
Dgho (обговорення | внесок) Контроль включення шаблону |
||
Рядок 1:
[[
'''Секційний процесор''' ({{lang-en|bit slicing CPU}})
Секційні процесори були популярні у [[мінікомп'ютер]]ах 1960-1980-х років, але поступилися [[мікропроцесор]]ам, що реалізовуються у вигляді одного кристалу і є суттєво дешевшими при масовому виробництві. З виникненням і розвитком [[Квантовий комп'ютер|квантових комп'ютерів]], спостерігається деяке поновлення інтересу до секційного підходу, зокрема при проектуванні квантових арифметично-логічних пристроїв. Програмно реалізований варіант секційної архітектури знаходить застосування у криптографії.<ref name="Benadjila_2013"/>
== Архітектура ==
Секційні процесори, як правило, базуються на мікросхемах чи елементах [[Арифметико-логічний пристрій|Арифметико-логічного пристрою]] (АЛП) розрядності 1, 2, 4, 8 або 16 біт, а також схемах реалізації допоміжних сигналів (наприклад, [[Прапор переносу|переносу]] чи [[Прапор переповнення|переповнення]]), що є внутрішніми у мікропроцесорах. Розрядність секцій не обов'язково повинна мати степінь двійки, наприклад, три 1-розрядних АЛП можуть використовуватись як основа для 3-розрядного процесора.<ref name="CMSC_2003"/>
Рядок 10 ⟶ 11:
== Історичні відомості ==
Секціонування використовувалося у комп'ютерах ще до появи інтегральних схем (хоча даний термін і не використовувався). Однією з перших секційних машин була [[EDSAC 2]], збудована у математичній лабораторії [[Кембриджський університет|Кембриджського університету]] у
Мейнфрейми серії [[UNIVAC]] 1100 мали 36-розрядну архітектуру, і починаючи з моделі 1100/60 (1979 рік) використовували дев'ять 4-розрядних мікросхем АЛП [[Motorola MC10800]]<ref name="MC10800"/><ref name="Univac_1100"/>
Рядок 50 ⟶ 51:
== Сучасне використання ==
=== Програмний підхід ===
Наприкінці 1990-х років було запропоновано використовувати поняття ''bit-slicing'' для реалізації віртуальних паралельних машин на основі ЦП загального призначення. Така машина може застосовуватись, наприклад, для обчислення операцій [[SIMD]] довільної ширини. Така технологія інколи називається {{нп|SWAR}} ({{lang-en|SIMD Within A Register}})<ref name="Kwan"/>. Одне з застосувань SWAR
=== Квантові комп'ютери ===
Рядок 83 ⟶ 85:
{{Технології CPU}}
{{Бітність комп'ютерної архітектури}}
[[Категорія:Процесори]]
| |||