Рівень передачі регістрів: відмінності між версіями

Вилучено вміст Додано вміст

Лінійно

Версія за 13:20, 4 лютого 2019

Не плутати з Резисторно-транзисторна логіка.

У Проектуванні цифрових мікросхем, рівень передачі регістрів (англ. register-transfer level, RTL) це абстрація проектування, за допомогою якої моделюють синхронні^[en] цифрові мікросхеми з точки зору потоку цифрових сигналів (даних) між апаратними регістрами, і логічних операцій, що виконуються над цими сигналами.

Рівень передачі регістрів як абстракція використовується в мовах опису апаратури (англ. hardware description language, HDL) до яких відносяться Verilog та VHDL для створення високорівневого представлення схеми, з якого можна отримати низькорівневе представлення та в остаточному підсумку фактична схема з'єднань. Проектування на RTL рівні є типовою практикою при розробці сучасних цифрових мікросхем.^[1]

Примітки

↑ Frank Vahid (2010). Digital Design with RTL Design, Verilog and VHDL (вид. 2nd). John Wiley and Sons. с. 247. ISBN 978-0-470-53108-2.

[1] Frank Vahid (2010). Digital Design with RTL Design, Verilog and VHDL (вид. 2nd). John Wiley and Sons. с. 247. ISBN 978-0-470-53108-2.

[1]