Транзисторно-транзисторна логіка: відмінності між версіями

[неперевірена версія][неперевірена версія]
Вилучено вміст Додано вміст
Dr.Phil~ukwiki (обговорення | внесок)
Немає опису редагування
Dr.Phil~ukwiki (обговорення | внесок)
Немає опису редагування
Рядок 13:
== Принцип дії базового логічного елемента ТТЛ ==
[[Файл:7400 Circuit.svg|міні|Схема двовходового ТТЛ-елемента 2І-НЕ]]
Базовий логічний елемент ТТЛ<ref>Шило В.Л. Популярные цифровые микросхемы. Справочник. — М. : Радио и связь, 1987.</ref> складається з двох функціональних частин: логічної і силової. Логічна частина ([[Багатоемітерний транзистор|багатоемітерний транзистор]] V<sub>1</sub>) визначає виконувану елементом логічну функцію, а силова частина ([[Транзистор|транзистор]] V<sub>2</sub> та двотактний каскад на V<sub>2</sub>—V<sub>4</sub>) відповідає за підсилення та формування вихідних логічних рівнів. Для демонстрації роботи схеми достатньо розглянути два випадки, в яких значення вихідного сигналу відрізняється.
 
'''Перший випадок.''' [[Напруга]] на одному із входів представляє низький рівень (наприклад, U<sub>1</sub> = 0 В). У цьому випадку перший емітер транзистора V<sub>1</sub> з'єднується з негативним виводом джерела живлення (т. зв. [[Земля (електроніка)|"землею"]]) через низький внутрішній опір [[Джерело напруги|джерела]] сигналу. В найпростішому випадку вхід просто замикають на "землю". Від позитивного виводу джерела живлення (+5 В) через резистор R<sub>1</sub> протікає базовий струм транзистора V<sub>1</sub>, який відкривається і своїм переходом колектор-емітер замикає на "землю" базу транзистора V<sub>2</sub>. Таким чином V<sub>2</sub> закритий і через нього струм не тече. Транзистор V<sub>4</sub> також закритий — через резистор R<sub>4</sub> його база замкнена на "землю". Транзистор V<sub>3</sub> відкритий базовим струмом через резистор R<sub>2</sub>. Через резистор R<sub>3</sub>, транзистор V<sub>3</sub> та діод V<sub>5</sub> на вихід схеми потрапляє високий потенціал (в межах 2,4...5 В). Стан транзистора V<sub>1</sub> не зміниться, якщо низький рівень напруги буде на іншому вході U<sub>2</sub> або на обох входах.