Шаблон:Технології CPU

п о р Технології процесорів

Архітектура	Гарвардська (Модифікована Гарвардська) фон Неймана Потоки даних TTA

Архітектура системи команд	ASIP CISC EDGE^[en] EPIC MISC URISC RISC VLIW No instruction set computing^[en] ZISC TRIPS^[en] Порівняння

Розрядність	1 біт 4 біти 8 біт 12 біт 16 біт 24 біти^[en] 32 біти 36 біт 40 біт 48 біт^[en] 64 біти 128 біт 256 біт 512 біт^[en]

Виконання інструкцій	Конвеєр команд Bubble Operand forwarding^[en] Позачергове виконання Перейменування регістрів Спекулятивне виконання Модуль передбачення переходів Memory dependence prediction^[en] Конфлікти в конвеєрі

Паралельні обчислення	Bit Bit-serial^[en] Команди Скалярність Суперскалярність Дані Вектор Пам'ять Завдання Нитка Процес

Багатонитевість	Часова багатопотоковість Багатонитевість Hyper-threading Витискальна багатозадачність Кооперативна багатозадачність

Таксономія Флінна	SISD SIMD MISD MIMD SPMD Способи адресації пам'яті

Типи	Процесор цифрових сигналів (DSP) GPGPU Мікроконтролер Фізичний процесор Система на кристалі (SoC) Секційний процесор Barrel processor Cellular^[en]

Складові	Блок генерації адреси (AGU) Арифметико-логічний пристрій (ALU) Barrel shifter Функціональний блок (EU) Математичний співпроцесор (FPU) Back-side bus (Мультиплексор) Регістри Модуль керування пам'яттю (MMU) Буфер асоціативної трансляції (TLB) Кеш Регістровий файл Мікрокод Пристрій керування Тактова частота

Управління живленням^[en]	APM ACPI Динамічна зміна частоти^[en] Динамічна зміна напруги^[en] Clock gating

Документація шаблону[створити]

Дописувачі можуть експериментувати на підсторінках пісочниця (створити \| дзеркало) та тести (створити) цього шаблону. Будь ласка, додавайте категорії до підсторінки /документація. Підсторінки цього шаблону.

Технології CPU

Параметри шаблону
Параметр		Опис	Тип	Статус
Не вказано жодного параметра