Рівень передачі регістрів: відмінності між версіями

м
заміна застарілого тегу source
м (Категоризація за вмістом)
м (заміна застарілого тегу source)
 
Розглянуту вище схему можна також описати за допомогою мови [[VHDL]] наступним чином:
 
<sourcesyntaxhighlight lang="vhdl">
D <= not Q;
end if;
end process;
</syntaxhighlight>
</source>
 
Використовуючи [[програми проєктування електронних систем]] для синтезу, це описання як правило можна напряму перекласти у еквівалентну апаратну реалізацію у вигляді файлу для [[ASIC]] або [[FPGA]]. Інструмент [[Синтез логіки|синтезу]] також здійснює {{нп|оптимізація логіки|оптимізацію логіки|en|logic optimization}}.
94 689

редагувань