Вікіпедія

Рівень передачі регістрів: відмінності між версіями

Інтерактивний перегляд історії
[неперевірена версія][неперевірена версія]
← Попереднє редагуванняНаступне редагування →
Вилучено вміст Додано вміст
ВізуальнийВікірозмітка
м правопис за допомогою AWB
Рядок 1:
{{Distinguish|Резисторно-транзисторна логіка}}
 
У [[Конструювання мікросхем|ПроектуванніПроєктуванні цифрових мікросхем]], '''рівень передачі регістрів''' ({{lang-en|register-transfer level, RTL}}) це абстрація проектуванняпроєктування, за допомогою якої моделюють {{нп|Синхронні електронні схеми|синхронні|en|synchronous circuit}} [[Цифрова електроніка|цифрові мікросхеми]] з точки зору потоку цифрових сигналів (даних) між [[Регістр (цифрова техніка)|апаратними регістрами]], і [[Булева алгебра|логічних операцій]], що виконуються над цими сигналами.
 
Рівень передачі регістрів як абстракція використовується в [[Мови опису апаратури|мовах опису апаратури]] ({{lang-en|hardware description language, HDL}}) до яких відносяться [[Verilog]] та [[VHDL]] для створення високорівневого представлення схеми, з якого можна отримати низькорівневе представлення та в остаточному підсумку фактична схема з'єднань. ПроектуванняПроєктування на RTL рівні є типовою практикою при розробці сучасних цифрових мікросхем.<ref>
{{cite book
| title = Digital Design with RTL Design, Verilog and VHDL
Рядок 24:
На зображені показано просту синхронну схему. До виходу тригера Q під'єднано [[Інвертор (логічний вентиль)|інвертор]], вихід якого, в свою чергу, з'єднано з D-входом того самого тригера. Це дозволяє створити схему яка змінює свій стан на кожному зростаючому фронті синхроімпульса, clk. В цій схемі комбінаційна логіка складається з одного інвертора.
 
При проектуванніпроєктуванні цифрових інтегрованих схем за допомогою [[мови опису апаратури]], проектуванняпроєктування як правило здійснюється на вищому рівні абстракції ніж транзисторний рівень ({{нп|сімейства інтегральних схем логіки||en|logic family}}) або рівень логічних вентилів. На рівні HDL розробник декларує регістри (які грубо кажучи відповідають поняттю змінних в комп'ютерних мовах програмування), і описує комбінаторну логіку з використанням конструкцій, схожих на конструкції мов програмування, таких як [[Умовний_перехід#Конструкція_if—then(—else)|if-then-else]] і арифметичні оператори. Цей рівень називається ''рівнем передачі регістрів''. Термін відображає зміст того, що RTL приділяє увагу описанню потоку сигналів між регістрами.
 
Розглянуту вище схему можна також описати за допомогою мови [[VHDL]] наступним чином:
Рядок 39:
</source>
 
Використовуючи [[програми проектуванняпроєктування електронних систем]] для синтезу, це описання як правило можна напряму перекласти у еквівалентну апаратну реалізацію у вигляді файлу для [[ASIC]] або [[FPGA]]. Інструмент [[Синтез логіки|синтезу]] також здійснює {{нп|оптимізація логіки|оптимізацію логіки|en|logic optimization}}.
 
Деякі типи схем на рівні передачі регістрів можна легко упізнати. Якщо існує циклічний шлях логіки від виходів регістрів до їх входу (або від виходів множини регістрів до їх входів), така схема називається [[Скінченний автомат|скінченним автоматом]] або представляє [[Секвенційна логіка|послідовну логіку]]. Якщо існують шляхи логіки від одних регістрів до інших без циклу, це називають [[Конвеєр (інформатика)|конвеєром]].
 
==Див. також==
*[[Програми проектуванняпроєктування електронних систем]]
*[[Конструювання мікросхем]]
 
Рядок 53:
 
[[Категорія:Цифрова електроніка]]
[[Категорія:Автоматизація проектуванняпроєктування електронних систем]]
Отримано з https://uk.wikipedia.org/wiki/Рівень_передачі_регістрів