Вікіпедія

Back-side bus: відмінності між версіями

Інтерактивний перегляд історії
[перевірена версія][перевірена версія]
← Попереднє редагуванняНаступне редагування →
Вилучено вміст Додано вміст
ВізуальнийВікірозмітка
оформлення
Рядок 5:
[[Файл:Intel MMC2 arch.svg | 450px]]
 
До процесорів, на архітектурі DIB, відносяться:
* [[Intel]] [[Pentium Pro]] — 64-бітна BSB;
* [[Intel]] [[Pentium II]] — 64-бітна BSB (зовнішній кеш L2);
* [[Intel]] [[Pentium III]] — 64 біт + 8 біт [[ECC]] (зовнішній кеш L2) або 256 біт + 32 біт ECC;
* [[Intel]] [[Pentium 4]] — 256 біт + 32 біт ECC;
* [[Intel]] [[Intel Core | Core]] — 256 біт + 32 біт ECC;
* [[AMD]] [[Athlon]] — 64 біт + 8 біт [[ECC]]:
* [[AMD]] [[Athlon 64]] — 128 біт + 16 біт ECC (у процесорів сімейства [[AMD K8|K8]] контролер пам'яті вбудований в процесор, зв'язок з [[чипсет]]ом здійснюється по шині [[HyperTransport]]);
та ін.
 
== Посилання ==
* http://www.pcguide.com/ref/cpu/arch/extBackside-c.html
 
 
{{Hardware-stub}}
Отримано з https://uk.wikipedia.org/wiki/Back-side_bus