Intel Core (мікроархітектура): відмінності між версіями
| [неперевірена версія] | [неперевірена версія] |
Вилучено вміст Додано вміст
MobyVan (обговорення | внесок) м replaced: в якості → як, removed: (2) за допомогою AWB |
Ilya (обговорення | внесок) |
||
Рядок 7:
==Wide Dynamic Execution==
[[Файл:Intel Core2 arch.svg|thumb|Мікроархітектура Intel Core 2.]]
Мікроархітектура Intel Core 2 проектована з нуля, але з ідеями мікроархітектури [[Pentium M]]. Довжина [[Конвеєр команд|виконавчого конвеєра]] становить 14 ступенів - менше половини від довжини конвеєра в попередньому поколінні [[Prescott]] (31 ступінь), і є ключовою особливістю технології Динамічного виконання команд.
Кожне ядро мікропроцесора може отримувати, обробляти, виконувати і відкидати до чотирьох повних [[Паралелізм на рівні команд|команд одночасно]]. Це значно підвищує продуктивність у порівнянні з конкуруючими процесорними технологіями P6, PM (Banias, Dothan, [[Yonah (мікропроцесор)|Yonah]]) і [[NetBurst]]), що підтримують одночасну обробку тільки трьох команд.
==Advanced Smart Cache==
| |||