Відкрити головне меню

Зміни

27 байтів додано, 1 рік тому
* Завантажувально/зберігальна архітектура
* Відсутність підтримки заміщеного доступу до пам'яті (в даний час підтримується в ARMv6 ядрах, за деякими винятками, пов'язаними із завантаженням/зберіганням кількох слів інструкції)
* Уніфікований 16 × 32-розряднихрозрядний [[регістровий файлівфайл]]
* Інструкція фіксованої ширини 32 біти для зручності декодування і [[конвеєрна обробка|конвеєрної обробки]], ціною зменшення щільності коду. (Пізніше режим перегляду{{що?}} збільшує щільність коду.)
* Переважаюче виконання в один цикл
 
Були застосовані деякі унікальні можливості для компенсації простого дизайну, для того щоб зрівнятися з тогочасними процесорами ([[Intel 80286|80286]] та [[Motorola 68020|68020]]):
 
* Умовне виконання більшості інструкцій, зменшення розгалужень службових сигналів та компенсція відсутності{{що?}} [[Модуль передбачення переходів|передбаченого прогнозування розгалужень]]
* Арифметичні інструкції замінюються умовними кодами тільки тоді, коли без цього не можна обійтися
* 32-бітна багаторегістрова схема циклічного зсуву, яка може бути використана без незручного виконання в більшості арифметичних інструкцій та адресованих розрахунків
* Потужна [[Способи адресації пам'яті|адресна]] індексація
* [[Регістр зв'язків]] для швидкого звернення до листа{{що це}} функцій.
* Проста, але швидка, пріорітерна 2-х рівнева підсистема [[переривання|переривань]] з перемикачем блоку регістрів.