Відмінності між версіями «Модифікована Гарвардська архітектура»

{{головна стаття|Гарвардська архітектура}}
 
Найперша обчислювальна машина, від якої пішла назва архітектури — [[Harvard Mark I]] — мала повністю розділені системи пам'яті для збереження програм і даних. [[Процесор]] здійснював вибірку інструкції і завантаження даних одночасно і незалежно одне від одного. Такий механізм є фундаментальною відмінністю в порівнянні з архітектурою фон Неймана, де інструкції і дані зберігаються в одній і тій самій пам'яті, і (за відсутності [[кеш]]а можуть бути завантажені лише послідовно.
У Гарвардській архітектурі характеристики пристроїв пам'яті програм і пам'яті даних не завжди виконуються однаковими. У пам'яті даних і команд можуть відрізнятися розрядність [[Шина даних|шини даних]] і розподіл [[Адреса (інформатика)|адрес пам'яті]]. Часто адресні простори пам'яті програм і пам'яті даних виконують різними. Це призводить до відмінності розрядності шини адреси для цих видів пам'яті. У [[Мікроконтролер|мікроконтролерах]] пам'ять програм зазвичай реалізується у вигляді [[Постійний запам'ятовувач|постійної пам'яті]], а пам'ять даних — у вигляді [[Пам'ять з довільним доступом|оперативної пам'яті]]. У [[Процесор цифрових сигналів|сигнальних процесорах]] пам'ять програм змушені виконувати у вигляді [[Пам'ять з довільним доступом|ОЗП]]. Це пов'язано з більш високою швидкодією оперативного запам'ятовуючого пристрою, однак при цьому в процесі роботи здійснюється захист від запису в цю область пам'яті.
У «чисто» гарвардській ЕОМ адресні простори програм і даних мають бути ''повністю'' розділені: адреса інструкції і адреса даних — це різні сутності, що ідентифікують, відповідно, команду процесора і байт чи слово даних у двох різних просторах пам'яті.
Через таку розділеність гарвардська архітектура уможливлює різну розрядність (і взагалі, різні характеристики) пам'яті програм і даних. Наприклад, спеціалізований процесор може мати 10-розрядну шину адреси (тобто, адресувати не більше ніж 1024 машинних слів), при цьому оперувати 128-розрядними даними.
 
== розділ ==
 
У Гарвардській архітектурі характеристики пристроїв пам'яті програм і пам'яті даних не завжди виконуються однаковими. У пам'яті даних і команд можуть відрізнятися розрядність [[Шина даних|шини даних]] і розподіл [[Адреса (інформатика)|адрес пам'яті]]. Часто адресні простори пам'яті програм і пам'яті даних виконують різними. Це призводить до відмінності розрядності шини адреси для цих видів пам'яті. У [[Мікроконтролер|мікроконтролерах]] пам'ять програм зазвичай реалізується у вигляді [[Постійний запам'ятовувач|постійної пам'яті]], а пам'ять даних — у вигляді [[Пам'ять з довільним доступом|оперативної пам'яті]]. У [[Процесор цифрових сигналів|сигнальних процесорах]] пам'ять програм змушені виконувати у вигляді [[Пам'ять з довільним доступом|ОЗП]]. Це пов'язано з більш високою швидкодією оперативного запам'ятовуючого пристрою, однак при цьому в процесі роботи здійснюється захист від запису в цю область пам'яті.
 
Застосування двох системних [[Комп'ютерна шина|шин]] для звернення до пам'яті програм і пам'яті даних в Гарвадській архітектурі має два недоліки — високу вартість і велику кількість зовнішніх виводів [[Мікропроцесор|мікропроцесора]]. При використанні двох шин для передачі команд і даних, мікропроцесор повинен мати майже вдвічі більше виводів, оскільки шина адреси і шина даних складають їх основну частину. Для зменшення кількості виводів процесора фірми-виробники мікросхем об'єднали шини даних і шини адреси для зовнішньої пам'яті даних і програм, залишивши тільки різні сигнали управління (WR, RD, IRQ), а усередині мікропроцесора зберегли класичну гарвардську архітектуру. Таке рішення отримало назву модифікована Гарвардська архітектура.
10 648

редагувань