Суперскалярність: відмінності між версіями
| [перевірена версія] | [перевірена версія] |
Вилучено вміст Додано вміст
Ветер (обговорення | внесок) Немає опису редагування |
Ветер (обговорення | внесок) Немає опису редагування |
||
Рядок 1:
[[Файл:Superscalarpipeline.svg|thumb|300px|right|Простий суперскаляний конвеєр
'''Суперскалярність''' — [[Мікроархітектура|архітектура]] [[Ядро мікропроцесора|обчислювального ядра]], що використовує кілька декодерів [[Архітектура системи команд|команд]], які можуть навантажувати роботою декілька виконавчих блоків. Планування виконання потоку команд є динамічним і здійснюється самим [[Ядро мікропроцесора|обчислювальним ядром]].
Рядок 7:
== Історія ==
Існує суперечка щодо того, яку ЕОМ можна вважати першою з використанням суперскалярної архітектури. В іноземній літературі найчастіше вказується [[CDC 6600]] (англ.) (1964) розроблена [[Сеймур Крей|Сеймуром Креєм]]. У СРСР першою суперскалярною ЕОМ вважався «[[Ельбрус (комп'ютер)|Ельбрус]]», розробка якого велася в 1973–1979 роках в [[ИТМиВТ]]. Основною структурною відзнакою Ельбруса від CDC 6600 (крім, природно, абсолютно іншої видимої програмісту системи команд — стекового типу) було те, що всі модулі виконання в ньому були конвеєризовані, як у сучасних суперскалярних мікропроцесорах. На підставі цього факту [[Бабаян Борис Арташесович|Б.
== Реалізації ==
Процесори, що підтримують суперскалярність:
{| class="wide"
Рядок 20:
|CDC 7600||CDC 7600||1969||Control Data Corporation||Повна конвеєризація — і виконання команд, і самих виконуючих пристроїв
|-
|IBM 360/91||IBM 360/91||1967||[[IBM]]||Повна конвеєризація з динамічним перейменуванням регістрів та динамічним,
|-
|[[Ельбрус (комп'ютер)|Ельбрус]]||Ельбрус-1||1979||[[ИТМиВТ]]||Повна конвеєризація з динамічним перейменуванням регістрів та динамічним, під час виконання, визначенням порядку команд
|-
|[[I960]]||I960||1988||[[Intel]]||
Рядок 32:
|MIPS||R8000||1994||MIPS Technologies||
|-
|[[ARM]]||Cortex A8|| 2005 ||ARM||
|}
Рядок 39:
* Позачергове виконання (англ. Out-of-order execution) — метод, застосовуваний при розробці обчислювальних пристроїв, з метою підвищення продуктивності. Його особливість полягає у тому, що інструкції надходять у виконавчі модулі не в порядку їх слідування, як було в концепції виконання інструкцій по порядку (англ. In-Order execution), а по готовності до виконання. Серед широко відомих машин вперше цей метод була в істотній мірі реалізований в машинах CDC6600 фірми Control Data і IBM 360/91 фірми IBM.
* Перейменування регістрів (англ. Register Renaming) — метод ослаблення взаємозалежностей інструкцій, застосовуваний в процесорах, що здійснюють їх позачергове виконання (англ. Out-of-order execution). У тому випадку, якщо відповідно для двох або більше інструкцій необхідно здійснити запис даних в один регістр, їх коректне позачергове виконання стає неможливим (новіша інструкція не може бути оброблена до завершення більш ранньої) навіть у тому випадку, якщо при цьому немає залежності за даними. Такі взаємозалежності часто називають хибними (у разі істинної залежності існує залежність і за даними). Так як кількість архітектурних регістрів зазвичай обмежена (наприклад, стандартно архітектура х86 передбачає тільки вісім регістрів загального призначення), ймовірність виникнення помилкових взаємозалежностей досить велика, що може призвести до зниження продуктивності процесора. Перейменування регістрів являє собою перетворення програмних посилань на архітектурні регістри в посилання на фізичні регістри і дозволяє послабити вплив помилкових взаємозалежностей за рахунок використання великої кількості фізичних регістрів замість обмеженої кількості архітектурних (так, наприклад, x86-сумісні процесори архітектури Intel P6 містять 40 фізичних регістрів). При цьому процесор відстежує, стан яких фізичних регістрів відповідає стану архітектурних, а видача результатів здійснюється в порядку, який передбачений програмою.
* Об'єднання кількох команд в одну — метод розпаралелювання обчислень на рівні компіляції, що дозволяє одночасно виконувати декілька інструкцій на обладнанні, яке дозволяє паралельну незалежну роботу.
== Методики збільшення продуктивності ==
* [[Модуль передбачення переходів|Модуль передбачення умовних переходів]] (англ. Branch Prediction Unit) — пристрій, що входить до складу мікропроцесорів, що мають конвеєрну архітектуру, визначальний напрямок розгалужень (передбачають, чи буде виконаний умовний перехід) в виконуваній програмі. Передбачення розгалужень дозволяє здійснювати попередню вибірку інструкцій і даних з пам'яті, а також виконувати інструкції, що розташовані після умовного переходу, до того, як він буде виконаний. Передбачення переходів є невід'ємною частиною всіх сучасних суперскалярних мікропроцесорів, тому що в більшості випадків (точність передбачення переходів в сучасних процесорах перевищує 90%) дозволяє оптимально використовувати обчислювальні ресурси процесора.
* [[Кеш]] — пристрій, що знаходиться між процесором та [[оперативна пам'ять|оперативною пам'яттю]] і являє собою швидкодійну програмно недоступну пам'ять, яка забезпечує тимчасове збереження даних з можливістю їх читання та запису без звернення до менш швидкодійної оперативної пам'яті.
* [[Конвеєр команд]] — пристрій, що одночасно декодує декілька команд та узгоджує їх можливе одночасне виконання, застосовується в сучасних суперскалярних процесорах.
== Література ==
Рядок 51:
== Див. також ==
* [[Структура суперскалярного процесора]]
{{Технології CPU}}
| |||