Гарвардська архітектура: відмінності між версіями
[неперевірена версія] | [перевірена версія] |
Вилучено вміст Додано вміст
м орфографія |
Вичитав |
||
Рядок 1:
{{без джерел|дата=липень 2015}}
[[Файл:Гарвардська архітектура.svg|thumb|300px|Блок-схема гарвардської архітектури комп'ютера.]]
'''Га́рвардська архітекту́ра''' ({{lang-en|Harvard architecture}})
Така структура має одну важливу перевагу над [[архітектура фон Неймана|фон-нейманівською архітектурою]]: дані можна завантажувати для обробки з
Головним недоліком гарвардської архітектури є порівняна з фон-нейманівською складність реалізації. Адже для кожного з запам'ятовуючих пристроїв необхідний свій контролер і своя шина, що зі збільшенням [[розрядність|розрядності]] призводить до зростання кількості з'єднань у системі, і це негативно впливає як на складність проектування, так і на швидкодію.
Гарвардська архітектура широко застосовується в спеціалізованих обчислювачах, зокрема в [[мікроконтролер]]ах та [[Процесор цифрових сигналів|цифрових сигнальних процесорах]], де необхідний високоінтенсивний обмін даними. Також за гарвардською архітектурою зазвичай організується кеш-пам'ять в ЕОМ загального призначення, яка розділяється окремо на кеш-пам'ять команд та кеш-пам'ять даних (але, точніше, це стосується внутрішньої організації процесора, а не [[
== Історія ==
У 1930-х роках уряд США доручили Гарвардскому и Прінстонського університету Розробити архітектуру ЕОМ для військово-морської артілерії. Напрікінці
| автор = Bernard Cohen
| рік = 2000
Рядок 18:
| сторінки = 53
| isbn= 978-0-2625317-9-5
}}</ref>. Однак перемогла більш проста у реалізації розробка Прінстонського університету
Гарвардська архітектура використовувалася радянським ученим {{Нп|Кітов Анатолій Іванович|А.
== Класична гарвардська архітектура ==
Типові операції ([[додавання]] та [[множення]]) вимагають від будь-якого обчислювального пристрою кількох дій:
* вибірку
* вибір [[Інструкція_(програмування)|
* збереження [[результат]]ів.
Ідея, реалізована [[Говард_Ейкен
У гарвардській архітектурі характеристики пристроїв пам'яті для інструкцій і пам'яті для даних не обов'язково повинні бути однаковими. Зокрема, ширина слова,
=== Відмінність від архітектури фон Неймана ===
У чистій [[Архітектура фон Неймана|архітектурі фон Неймана]] процесор в кожен момент часу може або читати інструкцію, або читати/записувати одиницю даних з/в пам'ять. Обидві дії одночасно відбуватися не можуть, оскільки інструкції і дані використовують один і той же потік (''
У комп'ютері з використанням гарвардської архітектури процесор може читати інструкції і виконувати доступ до пам'яті даних одночасно, без використання кеш-пам'яті. Таким чином, комп'ютер з гарвардської архітектурою при
Виходячи з фізичного поділу шин команд і даних, розрядності цих шин (отже, і адресні простори) можуть мати різні значення і '' фізично '' не можуть перетинатися один з одним.
== Модифікації ==
=== Модифікована Гарвардська архітектура ===
{{main|Модифікована Гарвардська архітектура}}
Відповідна схема реалізації доступу до пам'яті має один очевидний недолік
Такий підхід застосовується в сучасних сигнальних процесорах. Ще далі по шляху зменшення вартості пішли при створенні однокристальних ЕОМ
Поділ шин в
=== Розширена Гарвардська архітектура ===
Часто потрібно вибрати три складові: два операнди та інструкцію (в алгоритмах цифрової обробки сигналів це найбільш поширена задача в [[Швидке_перетворення_Фур%27є|ШПФ]], [[FIR-фільтр]]и та [[Рекурсивний_фільтр|РФ]]). Для цього існує [[кеш]]-
Прикладом можуть служити процесори «[[Analog Devices]]»: ADSP-21xx
=== Гібридні модифікації з архітектурою фон Неймана ===
Існують гібридні архітектури, що поєднують переваги як гарвардської, так і фон-неймановской архітектур. Сучасні [[CISC]]
== Використання ==
Першим комп'ютером, в якому була використана ідея гарвардської архітектури, був [[Марк_I_(обчислювальна_машина)|Марк I]].
Гарвардська архітектура використовується в [[Програмований_логічний_контролер |ПЛК]] та [[мікроконтролер]]ах, таких, як [[PIC|Microchip PIC]], [[Мікроконтролери_AVR|Atmel AVR]], [[Intel_4004
== Примітки ==
{{reflist}}
== Див. також ==
Рядок 64 ⟶ 69:
{{Технології CPU}}
[[Категорія:Архітектура комп'ютера]]
|