SRAM: відмінності між версіями
[неперевірена версія] | [неперевірена версія] |
Вилучено вміст Додано вміст
Shynkar (обговорення | внесок) |
Shynkar (обговорення | внесок) |
||
Рядок 7:
Лінія WL (Word Line) керує двома транзисторами доступу. Лінії <span style="text-decoration: overline;">BL</span> і BL (Bit Line) — бітові лінії і для запису даних і для зчитування даних.
Запис. При подачі «0» на лінію <span style="text-decoration: overline;">BL</span> чи BL паралельно включені транзисторні пари (M5 і M1) і (M6 і M3) утворюють логічні схеми 2АБО, наступна подача «1» на лінію WL відкриває транзистор M5 чи M6, що приводить
Зчитування. При подачі «1» на лінію WL відкриваються транзистори M5 і M6, рівні записані в тригері
|