Відкрити головне меню

Програмована логічна інтегральна схема, ПЛІС (англ. programmable logic device, PLD) – електронний компонент, який використовується для створення цифрових інтегральних схем[1].Сама по собі ПЛІС є напівфабрикатом. Для того, щоб змусити її функціонувати, необхідно завантажити програму, яка і визначить її логіку роботу. Отримати прошивку можна декількома способами в спеціалізованих САПР: намалювавши логіку роботи схематично, або описавши її за допомогою мови опису апаратури (VHDL, Verilog, SystemC, SystemVerilog). Проектуванням та виробництвом ПЛІС на даний момент часу займаються декілька десятків провідних фірм та компаній (Xilinx, Altera, Lattice, Actel). Лідером у цій галузі є фірма Xilinx, що спеціалізується на виробництві інтегральних мікросхем (ІМС) високої якості, зокрема стійких до впливу радіації та інших зовнішніх збурень, що обумовлює широке застосування ПЛІС в аерокосмічній галузі, військовій техніці та в промисловому виробництві. Серед номенклатури ПЛІС найбільшого поширення набули мікросхеми, що виготовлені за технологіями FPGA та CPLD.

Програмована користувачем вентильна матриця, ПКВМ (англ. Field-Programmable Gate Array, FPGA) – одна з архітектурних різновидів ПЛІС. ПКВМ можуть бути змінені практично в будь-який момент в процесі їх використання, що робить їх дуже універсальними. Це обумовлено архітектурою, що складається з конфігурованих логічних блоків, схожими на перемикачі з безліччю входів і одним виходом (логічні вентилі або gates). Широкий діапазон мікросхем FPGA-технології дозволяє проектувати на їх основі широкий спектр електронних пристроїв, серед яких: засоби поєднання різних за живленням інтерфейсів, перетворювачі кодів, периферійні контролери, мікропрограмні пристрої керування, скінченні автомати, універсальні та спеціалізовані процесори, пристрої цифрової обробки сигналів тощо.

Фірма Xilinx належить до числа родоначальників ПЛІС і найбільших їх виробників. Нижче розглядається архітектурні особливості FPGA серії Xilinx Spartan 3E[2]. Загальна структура кристала FPGA-мікросхеми наведено на рис.1[3].

Рис.1 – Загальна структура FPGA

FPGA складається з прямокутної матриці: логічні блоки, що конфігуруються (сonfigurable Logic Block – CLB), оточені блоками вводу-виводу (input/Output Block – IOB), що дозволяють реалізувати двонаправлений введення-виведення. Між CLB розташовуються програмовані трасувальні лінії (programmable switch matrix – SM).

Блок CLB складається з чотирьох секцій (Slices), кожна секція містить дві логічні комірки (Logic cell) (рис. 2).

Рис. 2 – Структура одного CLB

Ці секції згруповані в пари SLICEM і SLICEL (рис. 3).

Рис. 3 – Секції sliceM and sliceL

Всі секції (slices) містять:

  • два функціональних генератора;
  • два елементи пам'яті;
  • мультиплексори, що застосовуються для створення функцій 5-ти й більше змінних;
  • логіку прискореного перенесення;
  • логічні вентилі, призначені для реалізації арифметичних функцій.

Ліва пара SLICEM містить повнофункціональні логічні генератори, які можуть використовуватися також як розподілена оперативна пам'ять або зсувні регістри. Однак розташована на рисунку справа пара SLICEL може реалізувати тільки логіку (рис. 4).

Рис. 4 – Ресурси Slicem та Slicel

Логічна комірка Logic cell містить 4-входову таблицю відповідності, яка може працювати як пам'ять 16×1 (16×1 RAM) або як 16-бітний зсувний регістр (16-bit SR), а також мультиплексор (mux 2-to-4) і регістр (елемент пам'яті). Запам'ятовувальні елементи в CLB можуть конфігуруватися у вигляді динамічних тригерів D-типу, чутливих до фронту сигналу (D flip-flop) або у вигляді тригерів-засувків, чутливих до рівня сигналу (D latch). Спрощене представлення логічної комірки наведено на рисунку 5.

Рис. 5 – Структура логічної комірки (logic cell)

Функціональні генератори реалізовані у вигляді 4-х входових таблиць відповідності (Look-up table – LUT).

LUT – це ПЗУ, кожна комірка якої здатна зберігати значення одного рядка таблиці істинності, логічний "0" або "1". Розмір LUT визначається числом входів, яке змінюється в залежності від типу обраної мікросхеми та фірми-виробника. Приклад LUT з чотирма входами представлена на рисунку 6.

Рис. 6 – 4-входовий LUT, що реалізує таблицю істинності (truth table) комбінаційної фукнції Y

На рисунку 7 наведено основні характеристики мікросхем FPGA виробництва Xilinx Inc., зокрема, однієї з масової серії Spartan-3E.

Рис. 7 – Основні характеристики FPGA сімейства Spartan-3E

З кожним новим поколінням ПЛІС спостерігається не тільки зростання логічного обсягу цих мікросхем, а й ускладнення їх архітектури, додавання нових IP-ядер і поява в зв'язку з цим нових підходів до проектування. На сьогодні існує три нових сімейства фірми Xilinx – Virtex-7, Kintex-7 та Artix-7. З них тільки Virtex-7 є продовженням існуючої лінійки високопродуктивних ПЛІС, а два інших сімейства прийшли на заміну серії Spartan. Це сімейства Artix і Kintex, причому перше з них призначений для додатків з високим тиражем і відрізняється малим енергоспоживанням і невисокою вартістю, а друге є в деякій мірі Spartan з ухилом в бік цифрової обробки сигналів (ЦОС). Дійсно, серія Virtex традиційно використовувалася і в додатках, побудованих навколо високошвидкісних послідовних приймач, і в проектах, заснованих на ЦОС. Сімейство Kintex-7 вдало вписується в нішу, де потрібна велика кількість паралельно працюючих блоків ЦОС за помірною ціною, а для систем з великою кількістю апаратних приймач будуть призначені дорожчі Virtex-7.

Дивись такожРедагувати

ПриміткиРедагувати

  1. Грушвицкий Р.И., Мурсаев А.Х., Угрюмое Е.П. (2002). Проектирование систем на микросхемах программируемой логики. СПб: БХВ-Петербург. с. 608 с. ISBN 5-94157-002-3. 
  2. Зотов, В.Ю. (2003). Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACK ISE. М.: Горячая линия - Телеком. с. 624. ISBN 5-93517-136-8. 
  3. Максфилд, К. (2007). Проектирование на ПЛИС. Курс молодого бойца. М.: Издательский дом "Додэка-ХХI". с. 408. ISBN 978-5-94120-147-1.