Перегляд вихідного коду сторінки Позачергове виконання

'''Позачергове виконання''' ({{lang-en|Out-of-order execution}})&nbsp;— парадигма, що застосовується при розробці [[Центральний процесор|процесорів]] з метою підвищення [[Продуктивність ЕОМ|продуктивності]]. Її особливість в тому, що [[Машинний код|інструкції]] надходять до [[виконавчий модуль процесора|виконавчих модулів]] не в порядку їх слідування, як було в концепції виконання інструкцій по порядку ({{lang-en|In-Order execution}}), а за готовністю до виконання. Серед широко відомих машин вперше ця парадигма була в істотній мірі реалізована в машинах [[CDC 6600]] компанії [[Control Data Corporation|Control Data]] і [[IBM System/360 Model 91]] компанії [[IBM]].

== Концепція ==

=== Виконання інструкцій по порядку (In-order) ===

# Зчитування [[Архітектура системи команд|інструкції]]
# Якщо всі [[Операнд|операнди]] інструкції доступні, то вона передається на виконання відповідного [[Функціональний блок процесора|виконавчого модуля]], інакше процесор зупиняється, чекаючи готовності операндів.
# Інструкція виконується у відповідному модулі.
# Модуль записує результат назад в [[регістровий файл]].

=== Позачергове виконання (Out-of-order) ===

# Зчитування інструкції
# Поміщення інструкції в чергу
# Інструкція знаходиться в черзі до тих пір, поки її операнди не стануть доступні. Таким чином інструкція може покинути чергу перш, ніж та, що потрапила туди раніше.
# Вибрана з черги інструкція виконується у відповідному модулі.
# Результат поміщається в чергу.
# Тільки після того, як всі інструкції, які були в черзі попереду даної, виконаються, її результат поміщається в регістровий файл.

Ключова ідея позачергового виконання полягає в можливості уникнути простою процесора в тих випадках, коли дані, необхідні для виконання чергової інструкції, недоступні. Як можна бачити вище, процесор уникає простоїв, які виникають в пункті 2 для чергового виконання інструкцій в разі, коли інструкція не може бути виконана через недоступність її операндів.

Процесор із позачерговим виконанням коду виконує ті інструкції, які готові, незалежно від їх порядку проходження в коді програми. Інструкції виконуються не в порядку їх слідування в коді програми, а в порядку доступності даних в регістрах процесора. Після виконання процесор змінює порядок результатів виконання інструкцій так, щоб створювалася видимість нормального, чергового виконання.

Позачергове виконання тим ефективніше, чим довший [[Обчислювальний конвеєр|конвеєр процесора]], і чим більша різниця в швидкості між пам'яттю (оперативною або кешем) і процесором. У сучасних комп'ютерах процесори працюють набагато швидше пам'яті, тому під час очікування надходження даних процесор може виконати безліч інструкцій, операнди яких доступні.

== Див. також ==
* [[Алгоритм Томасуло]]
* [[Meltdown (уразливість)]]

== Література ==
* {{Книга
| Автор = [[Паттерсон, Девід | David A. Patterson]], [[Хеннессі, Джон Лерой | John L. Hennessy]].
| Заголовок = Computer Architecture: A Quantitative Approach, 5th Edition
| Посилання = https://books.google.co.jp/books?id=v3-1hVwHnHwC
| Видавництво = Morgan Kaufmann
| Рік = 2011
| Allpages = 856
| Isbn = 012383872X
| Ref = PattersonHennessy
}} {{Ref-en}}

{{Технології CPU}}

[[Категорія:Технології процесорів]]
[[Категорія:Обробка команд]]